第五章 时序逻辑电路 大纲

1.小规模时序逻辑电路：考察①分析方法&②设计方法

分析指的是，给了我们一个由触发器构成的时序逻辑电路，让我们分析这个电路的功能；设计过程指的是给我们一个实际问题，让我们用小规模时序逻辑电路来实现，这时就是把问题转化为逻辑问题，化为真值表，进行化简，得到时序逻辑电路，这是难点。

(资料图片仅供参考)

2.中规模时序逻辑电路：

“计数器”属于必考内容，比有一道大题。

中规模时序逻辑电路的分析问题：给出一个寄存器电路，这个寄存器是几进制的，形成了一个什么样的输出

用方程来描述时序逻辑电路，需要有三个方程：

<1>输出方程，最终输出Y和输入X之间的关系，Y=F（X，Q）

<2>驱动方程，输入触发器的输入端Z的方程，Z=F（X,Q）

<3>状态方程，触发器的输出端的方程，Q*=F（Z,Q），触发器的输出和上一时刻触发器的状态Q以及输入Z的关系。

另外触发器本身还有一个特性方程。

由JK触发器构成的小规模时序逻辑电路，要求分析它的三个方程是什么，功能是怎么样的。

“状态方程”怎么写，最简单是“激励方程”，输入触发器的输入端Z的方程，根据组合逻辑电路把各个触发器输出和该触发器输入之间的的关系写出来就行；之后再把激励方程带进触发器的“特性方程”，就得到了该触发器的“状态方程”

第二问：画出状态转换表和状态转换图，并分析电路实现了什么功能。（描述出Q和Q*之间的关系，利用上一问求解的方程求出来就行，上一次的状态求解出来就是这一次的状态）

三位二进制应该有8位才对的，但是我们能循环的这一套状态转换表只有7个，还有一个去哪里了？这个被称为“无效态”，就是不在我们这个大状态循环里面的那个状态，在这里是“111”。

那么这个电路实现了什么功能？

实现了一个记7的加法计数器的功能。

设计方法：

例题：实现一个串行数据监测器

S2和S3是等价的，因为S2和S3在相同的输入的条件下都指向了相同的状态，且输出也一样，S2,S3输入为0的时候，都指向S0，且输出为0；输入为1的时候，S2，S3输出都为1，且都指向S3,证明了在相同的状态下都有相同的输出，并且转移到相同的状态中去，意味着S3和S2是等价态，而等价态是可以消去的。

中规模的时序逻辑电路

重点在于：我们要知道“计数器的封装是怎么的”“它的功能表有哪些特点”“如何应用功能表来构造相应的进制”

C是叫做进位输出，LD一般叫做“置位端”，RD叫做“清零端”；我们要根据芯片来看功能表，来看它是怎么计数的，除了正常的计数外是否还有其他功能。

构造六进制计数器：

以上是计数器的设计问题，还会考分析题，让我们分析这个电路是“几进制的”&“画状态转换图”：

图中74LS161芯片是16进制的，用的是异步清零做的，Q0~Q3当状态为0101，它会强制清零，注意，我们平常画的时候Q3是高位，所以计数到1010，由于是异步清零，1010不是一个稳定的状态，是临时态，一闪而过，画虚线。有10个状态，所以这是一个十进制的计数器。

但是161芯片有16个状态，现在只用了11个，还有5个，也得补到状态转换图里面，怎么补，代入里面算一下，无效态都会指向初始态。

如果我们想构造一个100进制的计数器，单芯片就不行了，所以这种情况我们就用两颗或者多颗来构造。下面来看芯片的级联问题：

并行法：将进位输出直接给到使能，但是它这里的杂音太大了，听不清，哭了，之后听详细的课吧，不管了。

串行法：讲地位芯片的进位信号作为高位芯片的时钟输入，但是中间要加一个非门，保证是一个10×10的：

好了，听完了，完结撒花，有了一个大概的印象，我要去听详细的课程啦！